Abstrakt

Untersuchung und Analyse eines 8-Bit-Phasenschieberdesigns im QFN-Gehäuse unter Verwendung der 65-nm-CMOS-Technologie

Arthi. R, S. Christopher, R. David Koilpillai

Ein digitaler 8-Bit-Phasenschieber mit 65-nm-CMOS-Technologie für ein Band von 3 GHz bis 4 GHz wird entworfen, hergestellt und getestet. Diese Arbeit basiert auf der Switched-Line-Topologie, bei der verschiedene Filterkombinationen mit konzentrierten Komponenten verwendet werden, um die gewünschte Leistung zu erzielen. Obwohl die Toleranzen in der Simulation in Bezug auf die Anforderung viel besser sind, verschlechtern sie sich bei der Verpackung aufgrund von Unsicherheiten. Ziel dieser Arbeit ist es daher, die Wirkung von Bonddrähten auf den Phasenschieber in verpacktem Zustand zu untersuchen. Die Einfügungsverlustschwankung und die Rückflussverluste werden durch die Leitungsinduktivität beeinflusst, aber die Phasenleistung bleibt mehr oder weniger gleich wie beim Entwurf. Der hergestellte 8-Bit-Phasenschieber weist einen Gesamt-RMS-Phasenfehler von weniger als 2,17° über das Band von 3 GHz bis 4 GHz für alle 256 Zustände auf. Der Einfügungsverlust ist für den Referenzzustand des verpackten Chips um 4,76 dB erhöht und die Schwankung des Einfügungsverlusts beträgt ± 10 dB über alle Zustände im gesamten Band. Die gemessene Eingangs- und Ausgangsanpassung des verpackten Chips beträgt weniger als -4 dB bzw. –6 dB über das gesamte Band